FPD-LINK II

概述

串行器功能

串并转换器功能

串行有效负载

数据流RGB显示的应用

概述

美国国家半导体嵌入式时钟LVDS SerDes FPD-Link II系列具有强大的功能，超过了前几代FPD-Link SerDes在显示应用上的信号质量。 FPD-Link芯片组将宽并行RGB总线串行化为4或5对LVDS信号。18位RGB串行化为三组LVDS数据线和一个LVDS时钟，而24位RGB则串行化为四组LVDS数据线和一组LVDS时钟。这就提供了一个更小，更高速的视频总线，并成为了笔记本显示接口的实用标准。

FPD-Link II SerDes系列使宽并行总线串行化为下图1所示的一个串行差分信号。因此获得了24:1或更大的信号压缩比（如果把地线也考虑进来）。系列中的现有芯片支持通用的18位和24位RGB显示应用。由于消除了单串行信号和多线（多路）间的偏差问题，因此支持长达10米的电缆长度。这就使FPD-Link II SerDes理想用于低成本电缆的长距离应用。

单串行差分信号带有并行数据（RGB和控制）信息，时钟信息和小量串行损耗。单信号对的布线大大便利了系统设计，节省了大量互连、接线引脚，并减少了互连接口偏差的忧虑。

图2示例了24位（用户）有效负载。这24位数据区又追加

了四个额外的串行位，它们提供嵌入式时钟信息，链接代码

和工作模式信息。固定的时钟边沿在C0和C1位产生，编码/模

式信息则由A&B位传送。

串行器功能

串行器（SER）功能一般是收集宽并行总线和它的时钟信号，进行有效负载的优化，追加串行控制位，转换高速串行信号的电平到LVDS的电平。有效负载优化了AC耦合互连的串行传输。这一动作平衡了发送给支持AC耦合传输的数据。取决于使用的芯片组，有效负载的随机性和加扰性也提升了链路中的信号质量。

有些SER器件（取决于SER器件）可支持一些其它选项。可支持不同的输入（平行）总线，这随总线宽度和信号物理层而变。支持3.3V的LVCMOS总线，也支持一些产品可选的1.8V。另外，具有FPD-Link（基于LVDS）输入的串行器转换为FPD-Link II（即DS99R421和DS90UR907）。

串并转换器功能

串并转换器（DES）的功能是恢复时钟和数据信号，并将他们提供给目标设备（例如一个显示）。

FPD-Link II DES的独特之处是因为它能够快速锁定串行数据流，而不需要Ser提供本地参考时钟或任何特殊训练图形。这些特性使FPD-Link II SerDes和很多其它竞争产品中独立出来。他们简化了应用，支持热插拔，且需要较少的外部元件（减少板空间和成本）。该DES甚至提供了LOCK输出信号，允许系统检查串行接口状态。

有些DES器件（取决于DES器件）可支持一些其它选项。可支持不同输出（平行）总线。这随总线宽度和信号物理层而变。支持3.3V的LVCMOS总线，也支持一些产品可选的1.8V。另外，串并转换器具有FPD-Link（基于LVDS）的输出（即DS90UR908）。

串行有效负载

串行有效负载优化了FPD-Link II 系列的不同芯片组，同时也优化他们支持的那些应用。常见的串行有效负载的参考解释就如上图2所示的28位串行帧。28位串行帧的组成为：24位数据位、2位嵌入式时钟信息和2位用于链接的串行控制位。因此，对于每24位的数据，实际发送的是28位串行位。

这就是基本链接的效率24/28（86%）。这是一个重要的实验数据，因为我们总是希望保持低损耗。此方案比通用的数据通信8b/10b方案（效率为80%）好30%。注意，24位数据被修改为平衡的、随机的和加扰的数据。这样做是为了支持链接上的交流耦合，并在传送相对静态的数据时，有助于减少ISI（码间干扰）的影响。这两个时钟位是固定的，一位高

（C1）一位低（C0） - 注意这两个是直流平衡的一对。两个串行控制位，通常被标注为DCA (A)和DCB (B)，给DES提供信息以恢复数据、链接状态和模式。支持24位RGB芯片组对

串行数据流里的视频同步信号的状态进行编码。

数据流RGB显示的应用

FPD-Link II芯片组主要用于具有各种显示分辨率的RGB应用。对于基本的芯片组（DS90UR241/124），比较常用的是18位色彩深度。大范围的PCLK速率的支持取决于选择的

芯片组。用户数据的有效负载，比如24位数据位，18位RGB信息，3个显示控制信号（HS, VS, DE）和3个通用信号都是

以每PCLK发送的。