ARM Cortex A9_在线百科全书查询
ARM Cortex A9
简介
许多主流处理器应用对性能的要求都日益提高，以实现更快的数据速率、更多的媒体服务和更多新功能（如利用丰富动态用户界面的加密和安全等功能）。在此类应用中，消费者需求是促进产品开发的主要驱动力，因此降低终端产品成本就成了制造商面临的一大挑战。这并不仅仅是竞争问题：同时也关乎在发展中国家开辟新市场的工作，这些国家的可支配收入要比西方世界少得多。
在应用领域，既要求低成本又要求高性能的实例不在少数，比如：联网手提电脑及其他便携式设备、手机、PDA、机顶盒应用、游戏机以及车载信息娱乐设备等等，不一而足。
消费者不但希望产品功能更强大，也期望便携式产品的电池使用寿命更长。如今，全天候使用已经成为最低要求，为了达到这一要求，电话、智能电话和PDA厂商们必须着眼如何有效率地提升产品性能、增加产品功能。
拿智能电话来说，其性能要求既包括待机时的非活动状态，也包括游戏时的高度活动状态。因此，其系统架构必须能够有效支持产品性能的“两极”。
采用多核处理器架构不但能够解决峰值性能的要求，而且其设计也能够大大降低功耗。多核设备具有性能可扩展性高和功耗低的特点，为设计提供了极大的灵活性。
最新开发的ARM®Cor texTM-A9处理器是A R M处理器系列中性能最高的一款产品，该款处理器采用了广受支持的A R Mv7架构，充分实现了其丰富性。Cor tex-A9处理器的设计是基于最先进的推测型八级流水线，该流水线具有高效、动态长度、多发射超标量及无序完成特征，这款处理器的性能、功效和功能均达到了前所未有的水平，完全能够满足消费、网络、企业和移动应用等领域尖端产品的要求。
Cor tex-A9微架构提供两种选项：
可扩展的Cortex-A9MPCoreTM多核处理器或较为传统的Cor tex-A9单核处理器。可扩展的多核处理器和单核处理器（两款不同的独立产品）支持16、32或64KB四路组相联一级缓存的配置，具有无与伦比的灵活性，皆能达到特定应用和市场的要求。
Cortex-A9 MPCore 多核处理
Cor tex-A9 MPCore多核处理器不仅集成了大获成功的ARM MPCore技术，而且进一步简化并扩大了多核解决方案的应用。Cortex-A9 MPCore不仅能够空前提升峰值性能，同时有效地支持了设计灵活性和新的功能，从而进一步降低和控制处理器及系统层次的功耗。
利用ARM MPCore技术的设计灵活性和先进的功耗管理技术，Cortex-A9MPCore的针对性应用能够在有限的功耗下维持移动设备的正常运转，从而为移动设备带来优于现有解决方案的峰值性能。
这种处理器充分利用了可扩展峰值性能，在性能上超越了现有的同等高端嵌入式设备，并在更为广阔的市场中维持了持续稳定的软件投资。
Cortex-A9单核处理器
Cor tex-A9处理器拥有首屈一指的性能和功效，对于要求高性能的低功耗、成本敏感、基于单核处理器的设备，它无疑是理想的解决方案。现有AR M11T M处理器级设计不仅要求在不增加硅成本及功耗的前提下提升性能和功效，同时还要求维持一个高度兼容的软件环境，因此，Cortex-A9处理器采用了一种便利的可综合IP交付，为现有的 ARM11TM提供了理想的升级通道。
C o r t e x-A9单核处理器为独立指令和数据传输提供两个低延时Har vard64-bit AMBA®3 AXITMMaster接口，在通过内存缓存区复制数据时，每五个处理器周期能维持四次双字写入。
满足多重市场的要求
Cor tex-A9处理器为包括手机、高端消费类电子和企业产品在内的多种市场应用提供了一种具有可扩展性的解决方案，因为该款处理器满足了以下各项要求：
降低功耗、提升功效和性能；
提升峰值性能，适应各种要求最为严苛的应用；
开发不同设备时可复用软件和工具；
两款Cortex-A9处理器皆具有完美的应用兼容性，通过利用Cortex-A9NEON；
媒体处理引擎 (MPE) 或浮点运算单元 (FPU)，还能加强特定应用中的性能表现，进一步扩大了这两款处理器的市场应用范围。
两款处理器的应用设计配置均具有极大的灵活性，允许根据具体应用和特定市场的要求进行定制。
特 点 优 势
高效超标量流水线 性能独占鳌头，超过2.0 DMIPS/MHz，实现了前所未有的峰值
性能，同时维持了较低的功耗，延长了电池寿命，降低了封装
和操作成本
NEON 媒体处理引擎 加快媒体和信号处理功能，提升了具体应用性能，更有应用软
件开发和支持相统一的便利
浮点运算单元 显著提高了单精度及双精度标量浮点运算的速度。性能较原有
的ARM FPU提升了一倍，提供了行业领先的图像处理、图形
和科学运算能力
优化的一级缓存 优化了一级缓存的性能和功耗，结合了最低存取延时技术，不
但最大限度地提升了性能，而且将功耗降至最低。同时还为更
强大的处理器相互通信提供了高速缓存一致性；能够有力支持
具有丰富SMP功能的操作系统，从而简化多核软件开发。
Thumb-2 技术 性能上能达到传统 ARM 代码的峰值水平，最多可将指令存储
所需内存减少30%
TrustZone®技术 为包括数字版权管理和电子支付在内的安全应用提供了可靠的
实施方案。广受技术及行业合作伙伴的支持
Jazelle®RCT和DBX技术 最多可将字节码语言的实时 (JIT) 和预先编译代码大小减少3
倍，同时支持直接执行Java指令的字节代码，提高了传统虚
拟机的速度
二级缓存控制器 在高频设计或者需要降低片外内存存取功耗的设计中，能维持
较低的延时和较高的带宽存取，最高可配置2MB的缓存内存
程序跟踪宏单元和
CoreSight
TM
设计套件 这两个组件的结合使软件开发者能够轻松地跟踪多个处理器的
执行历史并将之与带有时间标记的相关系数一起存储在片内缓
冲器之中或通过标准跟踪接口传到芯片外面，从而增强了开发
和调试的可视性
先进的微架构
Cor tex-A9微架构的设计不但着眼于解决超高频设计的效率低下问题，而且把目标定为在不增加嵌入式设备硅成本的前提下最大限度地提升处理效率。通过综合技术，这种处理器设计能使设备的时钟频率超过1GHz，而且提供了较高的功效水平，满足了长时间电池供电工作的要求。
流水线介绍
先进的取指及分支预测处理——避免因访问指令的延时而影响跳转指令的执行。
最多支持四条指令Cache Line预取挂起 (prefetch-pending)——进一步减少了内存延时的影响，从而促进
指令的顺利传输。
每个周期内可连续将两至四条指令发送到指令解码——确保充分利用超标量流水线性能。
Fast-loop模式——执行小循环时提供低功耗运行。
超标量解码器——每个周期可完成两条完全指令的解码。
支持指令预测执行——通过将物理寄存器动态地重新命名至虚拟寄存器池来实现。
提升了流水线的利用效率——消除了相邻指令之间的数据依赖性，减少了中断延时。
支持寄存器的虚拟重命名——以一种有效的、基于硬件的循环展开方法，提高了代码执行效率，而不会增
加代码大小和功耗水平。
四个后续流水线(subsequent pipeline)中的任何一个均可从发射队列中选择执行指令—提供了无序分配，进一步提高了流水线利用效率，无需借助于开发者或编译器指令调度。确保专为上一代处理器进行优化的代码
能够发挥最大性能，也维护了现有软件投资。
每周期支持两个算术流水线 (fulldual arithmetic pipeline) 、加载-存储 (load-store) 或计算引擎以及分支跳转的并行执行。
可将有相关性load-store指令提前传送至内存系统进行快速处理，进一步减少了流水线暂停，大幅提高了
涉及存取复杂数据结构或C++函数的高级代码的执行效率。
支持四个数据Cache Line的填充请求——而且还能通过自动或用户控制预取操作，保证了关键数据的可用
性，从而进一步减少了内存延时导致的暂停现象。
支持无序指令完成回写 (write back)——允许释放流水线资源，无需受限于系统提供所需数据的顺序。
工具与生态系统
所 有 A R M 处 理 器 都 有 着 A R MRealView®开发工具套装、多种第三方工具、操作系统和EDA厂商的支持。ARM RealView工具拥有独特的功能，其所提供的解决方案涵盖从概念化到最终产品的整个开发过程。RealView套装中的每种工具都与ARM硬件和软件IP协同开发，为IP发挥最佳性能提供了保障。没有其他供应商能够为ARM IP提供这种涵盖系统、处理器设计和软件开发全部过程的独特端对端工具链支持。通过ARM RealView套装提供的多种既相互独立又相互联系的工具，构架设计师和开发人员完全可以满怀信心地、以前
所未有的速度将优质产品投放市场。
小结
Cortex-A9和Cortex-A9 MPCore是ARM处理器家族中的两个新成员，旨在满足单核和多核处理器设计需求。两款产品采用了相同的微架构，整合了多种特色功能，使处理器核心和整个集成系统的架构功能、性能和功效得到了大幅提升。
单核处理器比现有ARM11级设备提供了更好的性能和功效，不但增强了移动设计的功能，而且降低了功耗水平，延长了电池使用寿命。而在实现方面，这款处理器还具有出色的架构软件兼容性，能够在达到Cor tex-A8级性能的前提下降低成本，从而扩大了相关软件投资的市场应用范围。
而MPCore型处理器则拥有先进的电源管理功能，能够进一步降低功耗，达到并超过了日益增多的市场和应用对功耗的要求。除此之外，Cortex-A9 MPCore还拥有卓绝的性能可扩展性，将 ARM 处理器设计中浑然天成的功效特性奉献给了更多的市场领域。
