大马士革镶嵌_在线百科全书查询
大马士革镶嵌
采用Cu—CMP的大马士革镶嵌工艺是目前唯一成熟和已经成功用于IC制造中的铜图形化工艺。据预测，到了0.1μm工艺阶段，将有90%的半导体生产线采用铜布线工艺。在多层布线立体结构中，要求保证每层全局平坦化，Cu—CMP能够兼顾硅晶片全局和局部平坦化。
简介
镶嵌(damascene)一词，衍生自古代的Damascus（大马士革）工匠之嵌刻技术，故亦称为大马士革镶嵌技术。传统的集成电路之多层金属联机(multilevel interconnection)是以金属层的干蚀刻方式来制作金属导线，然后进行介电层的填充(dielectric gap fill)。而镶嵌技术则是先在介电层上蚀刻金属导线用的图膜，然后再填充金属。镶嵌技术最主要的特点是不需要进行金属层的蚀刻。当金属导线的材料由铝转换成电阻率更低的铜的时候，由于铜的干蚀刻较为困难，因此镶嵌技术对铜制程来说便极为重要。
分类
镶嵌结构一般常见两种：单镶嵌结构(single damascene)以及双镶嵌结构(dual damascene)。
单镶嵌结构如前所述，仅是把单层金属导线的制作方式由传统的（金属层蚀刻+介电层填充）方式改为镶嵌方式（介电层蚀刻+金属填充），较为单纯。
而双镶嵌结构则是将孔洞(hole)及金属导线结合一起都用镶嵌的方式来做。如此只需一道金属填充的步骤，可简化制程，不过制程也较为复杂与困难。一般完整的双镶嵌制程为，先沉积介电层并以干蚀刻完成双镶嵌结构之图型后，接着需沉积一层扩散阻障层(diffusion barrier)，铝制程一般是TiN，铜制程则为TaN。然后进行金属沉积，铝制程一般为PVD，铜制程则可能为PVD、CVD，或电镀6。最后，再进行CMP（化学机械研磨）即告完成。
双镶嵌结构
双镶嵌结构若依干蚀刻方式的不同来分类的话，目前大致上可分为Trench First、Via first及Self-Aligned等三种。
2-1 Trench First
Trench First为最先被大部份公司采用以发展双镶嵌结构之方法3。此法首先在已沉积之介电层上蚀刻出导线用的沟槽(trench)图型，然后进行孔洞(hole)之微影制程(lithography)，最后再蚀刻出孔洞图型。此法之缺点在于进行hole之微影制程时，由于此处的光阻(photoresist)较厚，因此曝光(exposure)与显影(development)较为困难。
另外，可注意到在两介电层中间及最底部加了所谓的“蚀刻终止层”(etch stop layer)，一般为氮化硅。底部的蚀刻终止层，其作用是避免在hole蚀刻至底部时，因为过度蚀刻(over etch)而对下层之材料产生严重的破坏。而中间的蚀刻终止层，其作用则是使trench之蚀刻深度得以精确控制及一致化。若未加上此一蚀刻终止层的话，由于干蚀刻之不均匀性(non-uniformity)、微负载效应(microloading effect)及深宽比效应(Aspect Ratio Dependence Etching，ARDE effect)等，会使得trench之深度难以控制及不一致。
除了蚀刻上的考虑之外，氮化硅蚀刻终止层在铜之镶嵌制程(copper damascene process)上，还具有阻挡铜扩散之功能。但其缺点是会增加导线间(intra-metal)之电容值（注一：氮化硅之介电常数为7～8，而一般之氧化硅为4。注二：亦会增加inter-metal层间电容值）。
2-2 Via First
此法与trench first法不同的是先进行孔洞的蚀刻然后再蚀刻导线用的沟槽图型。IBM指出此法之主要优点为1,2,7：由于孔洞之微影制程较沟槽困难，而此法之孔洞的微影制程是在平坦平面上，因此较为容易，process window也较大。
此法的缺点是在之后的trench微影制程时，由于光阻及ARC抗反射层会将孔洞填满，造成在trench蚀刻后，孔洞可能会有有机残余物(residue)的问题。
2-3 Self-Aligned
第三种方法为自我对准式(self-aligned)。此法较为复杂，但具有一些优点。
此法首先在已沉积之介电层上再沉积一层数百埃的薄氮化硅作为所谓的硬质罩幕层(hard mask)，然后在硬质罩幕层上蚀刻出孔洞所需之图型，但在此先不往下层之介电层蚀刻下去。接下来沉积第二层之介电层，然后进行沟槽之微影制程，最后进行干蚀刻，在蚀刻至沟槽底部时，利用氧化硅对氮化硅之高蚀刻选择比。以氮化硅作为沟槽之蚀刻终止(etch stop)层，同时并继续蚀刻下去至
大马士革镶嵌
孔洞图型完成为止。
此法之优点在于只需一道干蚀刻步骤，同时沟槽及孔洞之微影制程也由于都是在平坦面上实行而较为容易。不过此法对干蚀刻之困难度较高。
